Compilation et optimisation statique des communications hôte-accélérateur

Mehdi Amini (1) , Fabien Coelho (1) , François Irigoin (1) , Ronan Keryell (2, 1, 3)

1 CRI - Centre de Recherche en Informatique
2 HPC PROJECT
3 LIT - Laboratoire Informatique et Télécommunications

La puissance de calcul disponible dans les machines hybrides à base d'accélérateurs matériels nécessite de réécrire les programmes selon un modèle complexe et réparti : les données traitées doivent être copiées entre mémoire de l'hôte et mémoire de l'accélérateur. Cette contrainte est régulièrement identifiée comme le goulet d'étranglement. Nous proposons une transformation automatique que nous avons implémentée comme une passe de compilation au sein de PIPS/PAR4ALL qui génère statiquement des instructions de copies entre l'hôte et l'accélérateur selon deux stratégies " au plus tôt " et " au plus tard ". De plus les communications inutiles avec l'hôte résultant d'une réutilisation de données entre deux appels de noyaux sont évitées. Alors que les instructions initiant les transferts mémoire sont générées statiquement, un support exécutif associe lorsque nécessaire les tableaux de données de l'hôte à des zones mémoires sur l'accélérateur. Nous présentons les gains obtenus avec des expériences.

Mots clés: Parallélisation automatique; optimisation des communications; compilation source-à-source; architectures parallèles hétérogènes; GPU

Domaines: Compilation; Optimisation et contrôle [math.OC]; Parallélisation

Mehdi Amini, Fabien Coelho, François Irigoin, Ronan Keryell. Compilation et optimisation statique des communications hôte-accélérateur. Rencontres francophones du Parallélisme (RenPar'20) Symposium en Architectures nouvelles de machines (SympA'14) et la Conférence Française en Systèmes d'Exploitation (CFSE 8), May 2011, Saint-Malo, France. ⟨hal-00744259⟩